Liquid crystal	display device having a storag capacitor
Patent Number:	□ <u>US5953085</u>
Publication date:	1999-09-14
Inventor(s):	SHIMADA SHINJI (JP)
Applicant(s):	SHARP KK (JP)
Requested Patent:	□ <u>JP10153793</u>
Application Number:	US19970964853 19971105
Priority Number(s):	JP19960311600 19961122
IPC Classification:	G02F1/1343
EC Classification:	G02F1/1362C, G02F1/1362H
Equivalents:	
Abstract	
A liquid crystal display device is provided which comprises a pair of substrates; a plurality of non-linear elements and associated bus lines for supplying electrical signals to the plurality of non-linear elements, the non-linear elements and the bus lines being formed on at least one of the substrates; a liquid crystal interposed between the pair of substrates; a first insulating film formed on the plurality of non-linear elements and the bus lines; and a storage capacitor electrode, a second insulating film and a pixel electrode formed on the first insulating film, the second insulating film has a higher dielectric constant than that of the first insulating film.	
Data supplied from the esp@cenet database - I2	



(19)日本国特許庁(JP)

# (12) 公開特許公報 (A)

(11)特許出願公開番号

# 特開平10-153793

(43)公開日 平成10年(1998)6月9日

(51) Int. C1.6 G 0 2 F

識別記号

1/136

500

1/1343

29/786 H01L 21/336 FI

G 0 2 F

1/136 500

1/1343

29/78 H01L

612 Z

審査請求 未請求 請求項の数4

OL .

(全5頁)

(21)出願番号

特願平8-311600

(22) 出願日

平成8年(1996)11月22日

(71)出願人 000005049

シャープ株式会社

大阪府大阪市阿倍野区長池町22番22号

(72)発明者 島田 伸二

大阪府大阪市阿倍野区長池町22番22号 シ

ャープ株式会社内

(74)代理人 弁理士 梅田 勝


# (54) 【発明の名称】液晶表示装置


### (57)【要約】


【課題】 本発明は、付加容量を備える液晶表示装置の 開口率を大きくし、かつ実質的な光透過率を低下させる ことがなく、付加容量電極と画素電極との短絡の発生頻 度も低い液晶表示装置を得る。

【解決手段】 少なくとも一方の基板上に複数の非線形 素子が形成された一対の基板間に液晶を挟持する液晶表 示装置であって、非線形素子と、この非線形素子に電気 信号を供給するバスライン上に低誘電率絶縁膜を形成 し、この低誘電率絶縁膜上に付加容量電極、高誘電率絶 縁膜、画素電極を形成する。ここで付加容量電極は不透 明金属材料よりなり、前記非線形素子上に形成するのが よい。また低誘電率絶縁膜は有機絶縁材料よりなり、そ の比誘電率が3.5以下であり、高誘電率絶縁膜は無機 絶縁材料よりなり、その比誘電率が3.5以上であるこ とが望ましい。さらに低誘電率絶縁膜のガラス転移点が 200℃以上である高分子化合物であるのが望ましい。









## 【特許請求の範囲】

【請求項1】 少なくとも一方の基板上に複数の非線形素子が形成された一対の基板間に液晶を挟持する液晶表示装置において、前記非線形素子及び該非線形素子に電気信号を供給するバスライン上に低誘電率絶縁膜を形成し、該低誘電率絶縁膜上に付加容量電極、高誘電率絶縁膜、画素電極を形成したことを特徴とする液晶表示装置。

【請求項2】 前記付加容量電極は不透明金属材料よりなり、前記非線形素子上に形成されたことを特徴とする 10 前記請求項1記載の液晶表示装置。

【請求項3】 前記低誘電率絶縁膜は有機絶縁材料よりなり、その比誘電率が3.5以下であり、前記高誘電率 絶縁膜は無機絶縁材料よりなり、その比誘電率が3.5 以上であることを特徴とする前記請求項1記載の液晶表 示装置。

【請求項4】 前記低誘電率絶縁膜のガラス転移点が2 00℃以上である高分子化合物であることを特徴とする 前記請求項1記載の液晶表示装置。

#### 【発明の詳細な説明】

#### [0001]

【発明の属する技術分野】本発明は、直視型、投射型などの表示用ディスプレイとして用いられる液晶表示装置に関し、特に付加容量を備えるアクティブマトリクス型液晶表示装置に関するものである。

## [0002]

【従来の技術】液晶表示装置の各絵素電極にスイッチング素子を備えるアクティブマトリクス型液晶表示装置は、高精細、高密度表示が可能であることから、実用化されるとともに、更に高精細化、高密度化、大画面化に 30向けて活発に研究開発が行われている。

【0003】スイッチング素子を構成する半導体材料と して、多結晶シリコン、非晶質シリコンを用いて薄膜ト ランジスタを構成したアクティブマトリクス型液晶表示 装置のTFT基板は、図2に示すように、互いに直交す る複数本のゲートバスライン41 (G1~Gn)とソー スバスライン42(S1~Sm)との各交差部に薄膜ト ランジスタ43及び画素電極44を配置し、薄膜トラン ジスタ43のゲート電極をゲートバスライン41に接続 し、ソース電極をソースバスライン42に接続し、ドレ 40 イン電極を画素電極44に接続して構成される。このT FT基板と対向基板間に液晶を挟持し、画素電極44と 対向基板上の共通電極45との間に液晶セル46が形成 される。ゲートバスライン41にはゲートドライバ47 より順次走査信号が印加されるとともに、ソースドライ バ48より画像信号が供給され、薄膜トランジスタ43 を介して個々の液晶セル46に画像信号が書き込まれ る。そして、次のフレーム期間で書き換えられるまで、 画素電極の電位は液晶セルの容量にホールドされる。

【0004】しかしながら、このホールド電位はゲート 50 発生する恐れがある。

電極とドレイン電極との間に形成される容量に対する電 荷再配分のため負極側にレベルシフトを生じ、液晶セル に印加される電圧が正負両極性間で非対称となり、液晶 に直流成分を印加し、表示フリッカの原因となる。また ホールド期間中、薄膜トランジスタのソース・ドレイン 間のリーク、液晶セルの抵抗成分を介した自己放電によ り画素電極のホールド電位が徐々に減衰する。このよう な問題は液晶表示装置の高精細化、画素電極の微細化に より一層顕著になる。

10 【0005】上記問題を解決するため、液晶セルと並列 に付加容量を設け電荷再配分によるレベルシフトを抑制 すると同時に、実質的な画素容量を大きくして放電時定 数を大きくし、ホールド電位の低下を防止している。付 加容量の構造として、1行前のゲートバスラインと画素 電極を一部分重畳させる構造と、補助電極線を別途形成 し、この補助電極線と画素電極との間に容量を形成する 構造がある。前者は広開口率であるが、ゲートバスライ ンに印加される電位変動の影響を受ける欠点がある。後 者は画素電位が安定しているが、開口率が小さくなり、 20 表示の明るさが低くなる欠点がある。現在は表示画面が 安定していることから、後者の構造が多く使用されてい る。

【0006】上記後者の構造で開口率を改善したもの が、例えば特開平5-216067号公報に記載されて いる。この構造を図3、図4に示す。図3は平面図を示 し、図4は図3のA-B断面図を示す。図3、図4にお いて、透明基板51に薄膜トランジスタを構成するシリ コン半導体層52に、n型又はp型不純物がドープされ たポリシリコン領域61、ゲート絶縁膜53、ゲート電 極54、ソース電極55、ドレイン電極56が形成さ れ、ドレイン電極56に画素電極57が接続される。ゲ ート電極54と画素電極57との間には2層の絶縁層5 8と60が設けられ、第1の絶縁層58上にゲートバス ライン41と平行に透明補助電極59が形成され、この 透明補助電極59の上に第2の絶縁層60を介して画素 電極57が形成される。したがって、透明補助電極59 と画素電極57が重なり合う部分に補助容量49が形成 される。この構造では、補助電極が透明材料であるから 開口率を低下させない。

#### [0007]

【発明が解決しようとする課題】上記図3、図4の構造の場合、透明補助電極59を形成する工程は、1000 ℃近い高温処理が行われるため、その下地の第1の絶縁層58にも1000℃近い高温が加わり、絶縁層を破壊する恐れがある。また透明補助電極59は透明材料ではあるが、光吸収があり、実質的な光透過率を低下させる。また透明補助電極59と画素電極57は例えばIT 〇等の同一材料が使用されるため、第2の絶縁層60の 欠陥により、透明補助電極59と画素電極57の短絡を 発生する恐れがある。

#### [0008]

【課題を解決するための手段】本発明は上記課題を解決 するため、請求項1記載の発明は、少なくとも一方の基 板上に複数の非線形素子が形成された一対の基板間に液 晶を挟持する液晶表示装置において、前記非線形素子及 び該非線形素子に電気信号を供給するバスライン上に低 誘電率絶縁膜を形成し、該低誘電率絶縁膜上に付加容量 電極、高誘電率絶縁膜、画素電極を形成したことを特徴 とする。

【0009】また、請求項2記載の発明は、前記付加容 10 量電極は不透明金属材料よりなり、前記非線形素子上に 形成されたことを特徴とする。

【0010】また、請求項3記載の発明は、前記低誘電 率絶縁膜は有機絶縁材料よりなり、その比誘電率が3. 5以下であり、前記髙誘電率絶縁膜は無機絶縁材料より なり、その比誘電率が3.5以上であることを特徴とす る。

【0011】さらに、請求項4記載の発明は、前記低誘 電率絶縁膜のガラス転移点が200℃以上である高分子 化合物であることを特徴とする。

【0012】本発明は、バスラインと付加容量電極間に 低誘電率絶縁膜を形成しているため、バスライン容量を 抑制することができ、かつ本発明では付加容量電極と画 素電極との間に高誘電率絶縁膜を介在させているので、 付加容量電極の面積を小さくしても付加容量を十分大き くすることができ、画素電極の部分に付加容量電極を形 成しないことにより開口率を大きくすることができる。 そして、付加容量電極と画素電極は異なる材質を使用す るから、付加容量電極と画素電極との短絡の発生を抑制 することができる。

【0013】また、本発明は付加容量電極に不透明金属 材料を使用し、非線形素子上に形成するから、非線形素 子の遮光膜として使用することができ、対向基板の遮光 膜を不要にすることができる。

【0014】また本発明は、低誘電率絶縁膜を有機絶縁 材料により構成しているので、長時間を要することな く、300℃以下のプロセス温度で数μmの厚膜を任意 の厚さに制御して形成することができ、かつその比誘電 率が1以上、3.5以下であるから、バスラインの寄生 容量を小さくすることが可能である。しかも低誘電率絶 40 縁膜の表面の平坦化を実現することができる。さらに、 高誘電率絶縁膜を無機絶縁材料により構成することによ り、CVD法を用いて形成することが可能となり、ピン ホールのない良質の絶縁膜をカバレッジよく形成するこ とができ、膜厚を100nm程度まで薄膜化することが 可能になり、かつその比誘電率が3.5以上、25以下 であるから付加容量を大きくすることができる。しかも 高誘電率絶縁膜に無機絶縁材料を使用することにより、 画素電極を無機絶縁膜上に形成するため、画素電極を I TOで形成する場合は、有機絶縁膜上に形成する場合に 50 ーニングして形成する。ソース電極、ドレイン電極、ソ

比較してエッチングシフトを抑制することができる。

【0015】また本発明は、低誘電率絶縁膜のガラス転 移点が200℃以上である高分子化合物を用いているか ら、カバレッジよく、ピンホールの少ない良質の薄膜を 得ることができ、付加容量電極と画素電極間の短絡を防 止することができる。

#### [0016]

【発明の実施の形態】図1は本発明の実施例を製造過程 を工程順に説明する液晶表示装置の断面図を示す。この 実施例において、まず最初に、ガラス基板1の上ガラス 基板からの不純物が混入するのを防止する目的で、窒化 シリコンあるいは酸化タンタルなどの絶縁膜よりなるべ ースコート膜を形成する。このベースコート膜は必要に 応じて形成すればよく、図1には図示していない。この ガラス基板上に、CVD法を用いてアモルファスシリコ ン膜を堆積する。このアモルファスシリコン膜にエキシ マレーザを順次走査により照射して結晶化を行い、ポリ シリコンとする。エキシマレーザを用いる以外に、焼成 等の熱処理を行ってもよく、またレーザ照射と焼成等の 熱処理と組み合わせ処理を行うことも可能である。次に 20 ポリシリコン膜をフォトリソグラフィーによって画素電 極のスイッチング素子を形成する箇所に、薄膜トランジ スタを形成するのに必要な大きさ、形状に島状の半導体 領域2をパターニングする。ポリシリコンの島状の半導 体領域2にCVD法により酸化シリコンよりなるゲート 絶縁膜4を形成する。ゲート絶縁膜には窒化シリコンを 用いることも可能である。この上にアルミニウム/シリ コン合金膜を堆積し、フォトリソグラフィーにより、ゲ ート電極5及びゲートバスライン(図示しない)の形状 にパターニングする。このゲート電極及びゲートバスラ インは所定以下の導電率を有する導体を使用することが 可能であり、例えばアルミニウム、タンタル、チタン、 クロム、モリブデン、銅、ドープされたシリコン、IT O、これらの合金を使用することが可能である。次にゲ ート電極5をマスクとして、島状の半導体領域にイオン ドーピング装置によりソース領域及びドレイン領域にリ ンイオンをドーピングし、n<sup>+</sup>領域3を形成する。いわ ゆるセルフアライメントにより n \*領域3を形成する。 p \*領域を形成する場合にはボロンイオンをドーピング する。イオンドーピングの代わりにn<sup>+</sup>シリコンを堆 積、パターニングして用いることも可能である。以上の 工程により形成された薄膜トランジスタを図1(a)に 示す。

【OO17】次に、CVD法により酸化シリコンの層間 絶縁膜6を形成する。この層間絶縁膜6のn\*領域3の 部分にフォトリソグラフィーによってコンタクトホール を形成し、この上にアルミニウムの膜を堆積し、フォト リソグラフィーによってソース電極7、ドレイン電極8 とソースバスライン(図示しない)を所定の形状にパタ

ースバスラインは、例えばアルミニウム、タンタル、チ タン、クロム、モリブデン、銅、ドープされたシリコ ン、ITO、これらの合金を使用することが可能であ る。この状態を図1(b)に示す。

【0018】この上に、第1の層間絶縁膜となる低誘電 率絶縁膜9を形成するため、ポリイミド樹脂を塗布し、 フォトリソグラフィーを利用してドレイン電極8と後工 程で形成する画素電極12を接続するコンタクトホール を形成する。層間絶縁膜となる低誘電率絶縁膜8には、 有機絶縁膜を使用するのが望ましく、例えばアクリル、 ポリアミドイミド、ポリアミド、その他種々の樹脂を使 用することが可能である。しかし、後工程を考慮して2 00℃以下、できれば300℃以下にガラス転移点を有 していないことが望ましい。またこの層間絶縁膜は、バ スライン容量を低減する観点より比誘電率は1以上、 3. 5以下、膜厚は1 μ m以上、1 m m以下であること が望ましい。次にチタンを常温乃至200℃で堆積し、 薄膜トランジスタの上方で、かつ後工程で形成する画素 電極の間に、付加容量電極10をフォトリソグラフィー によりパターニングする。この状態を図1(c)に示 す。付加容量電極10を画素電極12間に設け、不透明 材料で構成することにより、薄膜トランジスタの遮光膜 を構成することができ、対向基板の遮光膜を不要にする ことができる。ここでチタン以外に、例えばアルミニウ ム、タンタル、クロム、モリブデン、銅、ドープされた シリコンを使用することが可能である。さらに酸化チタ ンのように、黒色導電体を用いれば反射光を抑制するこ とが可能であり、タンタルのように陽極酸化が可能な金 属を使用すれば表面を陽極酸化し、酸化物を形成するこ とにより、付加容量電極と画素電極との短絡を一層防止 30 することができる。

【0019】その後、第2の層間絶縁膜として、高誘電 率絶縁膜11を200~300℃の低誘電率絶縁膜およ び付加容量電極チタンを損傷しない温度で、CVD法に より窒化シリコンを形成して、これにドレイン電極8と 画素電極12の接続用コンタクトホールを形成するた め、フォトリソグラフィーにより所定の形状にパターニ ングする。この絶縁膜は酸化シリコンを使用して形成し てもよいが、酸化シリコンの比誘電率が4程度であるの に対し、窒化シリコンの比誘電率は7程度であるため、 窒化シリコンの方が、同一容量を形成する場合には膜厚 を厚くすることができ、短絡の発生頻度を低くすること ができる。したがって、この膜の比誘電率は3.5以上 25以下で、膜厚は100nm~数μmであることが好 ましい。付加容量を大きくする観点からは膜厚が薄い方 がよいが、CVD法を用いて形成すれば、100nm程 度でもピンホールがほとんどない良質の薄膜を得ること ができる。このようにして、付加容量電極と画素電極と の間に高誘電率絶縁膜を介在させているので、付加容量 電極の面積を小さくしても付加容量を十分大きくするこ 50

とができ、画素電極の部分に付加容量電極を形成しない ことにより開口率を大きくすることができる。次に、I TOを堆積し、画素電極12の形状にフォトリソグラフ ィーによりパターニングした。この状態を図1(d)に 示す。反射型液晶表示装置を構成する場合は、アルミニ

ウムなどの金属でもよい。

【0020】以上のようにして薄膜トランジスタ、バス ライン等を形成したTFT基板と、ITO電極を対向電 極とする他方の基板にそれぞれ配向膜を形成し、所定の 方向に配向処理を行い、スペーサを散布して一定の間隙 を確保しながら両方の基板の周辺部をシール樹脂で貼り 合わせ、両基板間に液晶を注入した後、注入口を封止 し、液晶セルを完成する。貼り合わせ時に、対向電極と 付加容量電極のコンタクトをとり、同一の端子から信号 を入力して、同電位に駆動する。この液晶セルに偏光板 を取り付け、液晶ドライバを実装し、駆動回路、その他 装置と接続することで液晶表示装置を得た。ここで液晶 ドライバや駆動回路はポリシリコン薄膜トランジスタに より画素電極のスイッチング用薄膜トランジスタと同一 の基板上に形成してもよい。

【0021】上記実施例は、ガラス基板上のポリシリコ ンに薄膜トランジスタを形成したアクティブマトリクス 型液晶表示装置を説明したが、アモルファスシリコンに 非線形素子を形成したもの、石英基板上に薄膜トランジ スタを形成したものも同様に適用可能である。

#### [0022]

20

【発明の効果】本発明は、バスラインと付加容量電極間 に低誘電率絶縁膜を形成していることにより、バスライ ンの寄生容量を抑制することができ、付加容量電極と画 素電極との間に高誘電率絶縁膜を介在させていることに より、付加容量を大きくすることができる。このように して、付加容量電極と画素電極との間に高誘電率絶縁膜 を介在させているので、付加容量電極の面積を小さくし ても付加容量を十分大きくすることができ、画素電極の 部分に付加容量電極を形成しないことにより開口率を大 きくすることができる。また、本発明は、付加容量電極 に不透明金属材料を使用し、非線形素子上に形成するこ とにより、非線形素子の遮光膜として使用することがで き、対向基板の遮光膜を不要にすることができる。ま た、本発明は、低誘電率絶縁膜を有機絶縁材料により構 成することにより、長時間を要することなく、300℃ 以下のプロセス温度で数 μ mの厚膜を任意の厚さに制御 して形成することができ、かつその比誘電率が3.5以 下であるから、バスラインの寄生容量を小さくすること が可能である。しかも低誘電率絶縁膜の表面の平坦化を 実現することができる。さらに、高誘電率絶縁膜を無機 絶縁材料により構成することにより、CVD法を用いて 形成することが可能となり、ピンホールのない良質の絶 縁膜をカバレッジよく形成することができ、膜厚を10 Onm程度まで薄膜化することが可能になり、かつその

比誘電率が3.5以上であるから付加容量を大きくすることができる。しかも高誘電率絶縁膜に無機絶縁材料を使用することにより、画素電極を無機絶縁膜上に形成するため、画素電極をITOで形成する場合は、有機絶縁膜上に形成する場合に比較してエッチングシフトを抑制することができる。

【0023】また本発明は、低誘電率絶縁膜のガラス転移点が200℃以上である高分子化合物を用いているから、カバレッジよく、ピンホールの少ない良質の薄膜を得ることができる。

# 【図面の簡単な説明】

【図1】本発明の実施例を製造過程順に説明するで断面 図である。


【図2】液晶表示装置を構成する薄膜トランジスタアレイを説明する回路構成図である。

【図3】従来の液晶表示装置を説明する平面図である。 【図4】図2のA-B線断面図である。


## 【符号の説明】

- 1 ガラス基板
- 2 半導体層領域
- 3 n <sup>+</sup>領域
- 4 ゲート絶縁膜
- 5 ゲート電極
- 6 層間絶縁膜
- 7 ソース電極
  - 8 ドレイン電極
  - 9 低誘電率絶縁膜
  - 10 付加容量電極
  - 11 高誘電率絶縁膜
  - 12 画素電極


【図1】




【図2】



【図3】



【図4】



EPM TC 2800
FINAL SEARCH DATE 13/3/63

THIS PAGE BLANK (USPTO)